Описаны структура и характеристики распределенного коммутатора общего кэша третьего уровня микропроцессора «Эльбрус‑4С+» – буферизующего двунаправленного кольца, соединяющего процессорные ядра с банками L3-кэша. Рассмотрены оптимизации, примененные для уменьшения времени доступа в кэш и числа конфликтов в кольце. Приведены результаты моделирования различных вариантов топологии коммутатора.
На примере L2-кэша рассмотрены возможности оптимизации стандартного маршрута физического проектирования крупных устройств микропроцессора. Основное внимание уделено анализу критических путей, использованию элементов иерархического проектирования, методике включения в проект полузаказных блоков.
Фазы распределения регистров и планирования инструкций в оптимизирующем компиляторе имеют много общего и выполняют схожие задачи. В статье представлен алгоритм одновременного распределения регистров и планирования инструкций, который позволяет устранить дублирующие функциональности и лучше учесть взаимные требования указанных фаз. Эффективность алгоритма продемонстрирована на задачах пакета SPEC CINT95.
Библиотека NPTL полностью поддерживает нити POSIX – один из самых популярных интерфейсов для создания многопоточных приложений. Она постепенно перерабатывается с учетом требований систем реального времени, но на настоящее время подходит только для систем мягкого реального времени.
Представлены ключевые направления совершенствования структуры вычислительных устройств, построенных на отечественных микропроцессорах серий МЦСТ-R и Эльбрус. Предложены методы повышения производительности этих устройств, намечены пути снижения их стоимости.
| Назад 1 2 3 4 5 6 ... 17 18 19 20 Дальше |