Разработка быстродействующих маломощных блоков ассоциативной памяти для микропроцессора "Эльбрус-4С+"

Топологическая реализация основного элемента ассоциативной памяти

Ассоциативная память (content addressable memory – CAM) представляет собой устройство, в котором реализованы параллельный опрос массива ячеек памяти и нахождение слова по его содержимому. При проектировании современных вычислительных систем возникает ряд задач, эффективность решения которых может быть существенно повышена за счет использования ассоциативной памяти. Такими задачами являются преобразование виртуального адреса в физический адрес, реализация памяти тегов, управление очередями в кэш-памяти. Однако широкое применение устройств подобного типа ограничено тем, что при классической реализации ассоциативная память рассеивает относительно большую мощность.

В статье исследованы возможные схемы реализации быстродействующей ассоциативной памяти, проведен анализ мощностных и временных характеристик этих схем. Предложена оригинальная схема ассоциативной памяти, сочетающая высокое быстродействие и малую рассеиваемую мощность.

Подробнее... Загрузить файл 

Содержание:

Введение
1. Классическое решение
2. Известные модификации схемы, позволяющие уменьшить рассеиваемую мощность
3. Предлагаемое решение
4. Оценка мощности
5. Топологическая реализация
Литература

Код для размещения ссылки на данный материал в блоге: <div style="background-color:#fff; -webkit-box-shadow:1px 1px 2px 1px #dddddd; box-shadow:1px 1px 2px 1px #dddddd; padding:10px; font:12px/20px verdana, sans-serif"><img src="/files/51d3d9/426487/1a010c/000000/previews/150/topologicheskaya-realizatsiya-osnovnogo-elementa-assotsiativnoy-pamyati.jpg" width="100" alt="Разработка быстродействующих маломощных блоков ассоциативной памяти для микропроцессора "Эльбрус-4С+"" style="padding:1px; display:block; float:left; border:1px solid #ccc; background:#fff; margin:0 10px 0 0"><a href="http://old.ineum.ru/razrabotka-bystrodejstvuyushhikh-malomoshhnykh-blokov-associativnoj-pamyati-dlya-mikroprocessora-elbrus4s" style="font-size:12px">Разработка быстродействующих маломощных блоков ассоциативной памяти для микропроцессора "Эльбрус-4С+"</a><br> <p style="text-align: justify;">Проведен анализ мощности, рассеиваемой блоками ассоциативной памяти, построенной по классической схеме. Выявлено, что основная часть мощности тратится на перезаряд шин поиска и шин совпадения. Предложена новая схемотехника, позволяющая уменьшить рассеиваемую мощность в четыре раза. Приведены основные характеристики пяти блоков САМ, разработанных для микропроцессора «Эльбрус-4С+».</p><div style="clear:both; color:#304572; font:bold 11px arial; text-transform:uppercase; text-align:right">old.ineum.ru</div></div> Как будет выглядеть ссылка:

Разработка быстродействующих маломощных блоков ассоциативной памяти для микропроцессора "Эльбрус-4С+"

Проведен анализ мощности, рассеиваемой блоками ассоциативной памяти, построенной по классической схеме. Выявлено, что основная часть мощности тратится на перезаряд шин поиска и шин совпадения. Предложена новая схемотехника, позволяющая уменьшить рассеиваемую мощность в четыре раза. Приведены основные характеристики пяти блоков САМ, разработанных для микропроцессора «Эльбрус-4С+».

old.ineum.ru